台湾专利TW201310556A 半導體封裝基板及製造半導體封裝基板的方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
在此揭露一種半導體封裝基板及一種製造半導體封裝基板的方法。此方法包含預備具有一連接墊形成於其上的載體基板，形成一絕緣層於連接墊上，除去載體基板，形成一電路層於絕緣層及連接墊上方，以及藉由蝕刻一部份連接墊而在絕緣層上形成一開口部。
公开号:TW201310556A
申请号:TW101119011
申请日:2012-05-28
公开日:2013-03-01
发明作者:Jong-Gyu Choi；Kyoung-Ro Yoon；Gil-Yong Shin
申请人:Samsung Electro Mech；
IPC主号:H01L2924-00

专利说明:
半導體封裝基板及製造半導體封裝基板的方法
本發明是有關於一種半導體封裝基板以及一種製造半導體封裝基板的方法。
隨著半導體元件的體積變得細小以及整合為高密度排列的技術發展，製造半導體封裝件的组裝技術也大幅發展。此外，隨著全球行動電子裝置市場的擴張，半導體封裝件的密集性(compactness)以及輕量度(lightness)已迅速地提升。因此，為了實現細小間距、密集性、以及體積更細小的特性，多種型態的半導體封裝方法更為進展(如美國專利號6225144)。然而，根據習知的半導體封裝方法，介於基板及固定於基板上的半導體裝置之間的間隔空間，由於電子裝置的密集性增大而變小。因此，在將半導體裝置固定於基板後的澆鑄時間內，環氧樹脂(epoxy)無法均勻地滲入基板及半導體裝置之間的空間，如此造成封裝半導體元件時提高可靠度的困難。
本發明的目的在於提供一種半導體封裝基板及一種製造半導體封裝基板的方法，藉由蝕刻絕緣層的一內部部位而使得半導體元件及絕緣層之間能夠穩定形成一間隔空間。
本發明並提供一種半導體封裝基板以及製造一半導體封裝基板的方法，此半導體封裝基板藉由使用半導體元件及絕緣層的厚度確保半導體元件及絕緣層之間的間隔空間，不需增加半導體封裝件的厚度，能夠使得半導體元件及絕緣層之間形成一充足的間隔空間。
根據本發明之一較佳實施例，提供一種製造半導體封裝基板的方法，此方法包括：預備具有一連接墊形成於其上的一載體基板；形成一絕緣層於連接墊上；除去載體基板；形成一電路層於絕緣層及連接墊上方；以及藉由蝕刻一部份連接墊以形成一開口部於絕緣層上。
在形成絕緣層之步驟中，連接墊可埋入於絕緣層中。
此方法可更包括在除去載體基板後，形成一貫通孔穿透絕緣層。
在形成電路層之步驟中，可電鍍貫通孔的一內部部位。
形成開口部之步驟可包括：塗覆一阻蝕層於電路層上，使得一部份連接墊的上方部位形成開口；蝕刻連接墊；以及除去阻蝕層。
此方法可更包括在形成開口部後，形成接合墊於電路層上及開口部的內壁上；以及固定半導體元件於接合墊上。
根據本發明另一較佳實施例，提供一種製造半導體封裝基板的方法，此方法包括：預備一基底絕緣層；形成一第一增層於基底絕緣層的一側，並形成一第二增層於基底絕緣層的另一側，第一增層係藉由堆疊一第一載體基板、一第一種子層、一第一連接墊、掩埋第一連接墊的一第一絕緣層、一第三種子層、一第三絕緣層及一第五種子層於基底絕緣層的一側而形成，第二增層係藉由堆疊一第二載體基板、一第二種子層、一第二連接墊、掩埋第二連接墊的一第二絕緣層、一第四種子層、一第四絕緣層及一第六種子層於基底絕緣層的另一側而形成；從基底絕緣層分離第一載體基板及第二載體基板；從第一增層上除去第一載體基板，並從第二增層上除去第二載體基板；形成一第一電路層於已除去第一載體基板的第一增層處，並形成一第二電路層於已除去第二載體基板的第二增層處；以及藉由蝕刻一部份第一連接墊，形成一第一開口部於一部份第一絕緣層上，並藉由蝕刻一部份第二連接墊，形成一第二開口部於一部份第二絕緣層上。
在形成第一絕緣層及第二絕緣層的步驟，第一連接墊可埋入於第一絕緣層中。
在形成第一絕緣層及第二絕緣層的步驟，第二連接墊可埋入於第二絕緣層中。
此方法可更包括在從基底絕緣層分離第一載體基板及第二載體基板後，形成一第一貫通孔穿透第一增層。
在形成第一電路層的步驟中，可電鍍第一貫通孔的一內部部位。
在形成第一電路層的步驟中，第一電路層可包括形成於第一種子層上的一上方電路層及形成於第五種子層上的一下方電路層。
此方法可更包括在從基底絕緣層分離第一載體基板及第二載體基板後，形成一第二貫通孔穿透第二增層。
在形成第二電路層的步驟中，可電鍍第二貫通孔的一內部部位。
在形成第二電路層的步驟中，第二電路層可包括形成於第二種子層上的一上方電路層及形成於第六種子層上的一下方電路層。
形成第一開口部的步驟可包括：塗覆一阻蝕層至第一電路層的一上方部位，使得在一部份第一連接墊的上方部位形成開口；蝕刻第一連接墊；以及除去阻蝕層。
形成第二開口部的步驟可包括：塗覆一阻蝕層至第二電路層的一上方部位，使得在一部份第二連接墊的上方部位形成開口；蝕刻第二連接墊；以及除去阻蝕層。
根據本發明又一較佳實施例，提供一種半導體封裝基板，包括：一絕緣層；一連接墊，此連接墊埋入於絕緣層中，並具有一第一開口部；以及一上方電路層，形成於絕緣層及連接墊上方，並具有一第二開口部形成於第一開口部上。
此半導體封裝基板可更包括一下方電路層形成於絕緣層下方。
此半導體封裝基板可更包括一通孔，通孔穿透絕緣層，並且使上方電路層及下方電路層彼此電性連接。
一半導體元件可固定於上方電路層的一上方部位。
根據本發明又另一較佳實施例，提供一種半導體封裝基板，包括：一下方絕緣層；一種子層，形成於下方絕緣層上，並且經過圖案化而包含一穿透孔；一上方絕緣層，形成於種子層上，並掩埋種子層；一連接墊，埋入於上方絕緣層中，並具有一第一開口部；一上方電路層，形成於上方絕緣層及連接墊上方，並具有一第二開口部形成於第一開口部上；以及一下方電路層，形成於下方絕緣層下方。
此半導體封裝基板可更包括一通孔，通孔穿透上方絕緣層、下方絕緣層及種子層，並使上方電路層及下方電路層彼此電性連接。
一半導體元件可固定於上方電路層的一上方部位。
以下將配合所附圖式進行敘述，以更加清楚地揭露本發明的各種特徵以及優點。
本說明書及申請專利範圍中所用的字詞並不侷限於以其通常意義或字典中之定義的方式進行解釋，而應基於發明者可適當定義術語之概念來以最佳方式描述其發明的法則，解釋為具有關於本發明技術領域之意義及概念。
本發明前述及其他的目的、特徵及優點，將配合著圖式於以下內容中作進一步地闡述。在說明書與圖式中，即使是繪示於不同圖中，相似的元件符號係用以指示相似的元件。
另外，若對於本發明相關之習知技術進行詳述會導致閱讀重點失焦，則詳細的敘述說明便會自說明書省略。在說明書中的第一、第二等字樣以及類似的敘述，係用作分別出各個元件，其意義並不侷限於字面的解釋。
以下將配合所附圖式，對於本發明中半導體封裝基板及製造半導體封裝基板之方法的較佳實施例進行詳細說明。
第1圖至第9圖為繪示根據本發明之一較佳實施例之製造半導體封裝基板的方法的流程的示意圖。
請參照第1圖，一連接墊(pad)130係形成於一載體基板(carrier substrate)110上，載體基板110具有一種子層120形成於其上。
可使用一熱固性聚合物或一金屬形成載體基板110。載體基板110的材料並未特別限定，但是熱固性聚合物可包括聚氯乙烯(PVC)、聚乙烯(PE)、聚丙烯(PP)、聚苯乙烯(PS)、丙烯腈-丁二烯-苯乙烯共聚物(ABS)、尼龍(聚醯氨)、聚乙烯對苯二甲酸酯(PET)，或是類似材料。此外，形成載體基板110之金屬可選自由銅、鋁、鎳、鋅、鉻、鈷、鎢及其混合物所組成之群組。
種子層120係形成於載體基板110上。種子層120可使用濺鍍法或是無電電鍍法形成。
連接墊130係形成於具有種子層120形成於其上的載體基板110上。
連接墊130可凸出於載體基板110。在後續製程中被蝕刻的連接墊130係用以形成一開口部300(示於第9圖)，以提供絕緣層140(示於第9圖)及固定於半導體封裝基板上之半導體元件190(示於第9圖)之間充足的間隔空間。第9圖中開口部300的深度為絕緣層140(示於第9圖)及半導體元件190(示於第9圖)之間的間隔空間，可根據連接墊130從載體基板110凸出的高度進行調整。
連接墊130可使用電鍍法而被圖案化。本發明之較佳實施例中，連接墊130可由和種子層120相同的材料製成。
請參照第2圖，絕緣層140係形成於具有連接墊130形成於其上的載體基板110上。
絕緣層140可藉由堆疊一絕緣材料於具有連接墊130形成於其上的載體基板110上，並後續施加壓力於絕緣層140上，而以連接墊130埋入於絕緣層140的形態形成。於此，絕緣層140可由一複合聚合樹脂(composite polymer resin)製成，此複合聚合樹脂通常作為一絕緣材料。絕緣層140可由例如預浸材料(prepreg)或環氧基樹脂(epoxy based resin)製成，環氧基樹脂例如為FR-4、雙亞醯胺(BT)、ABF(Ajinomoto Build-up Film)或是其他類似材料。
請參照第3圖，在形成絕緣層140後，係從種子層120上除去載體基板110(示於第2圖)。
請參照第4圖，除去載體基板110(示於第2圖)後，係形成光阻層160於暴露在外的種子層120上，以形成一電路層(circuit layer)150。此處，光阻層160可藉由進行曝光和顯影而形成。形成前述之光阻層160後，可進行電鍍以形成電路層150。在這裡，係使用電鍍法進行電鍍。根據本發明之較佳實施例，係使用電鍍法，然而並非限定於電鍍法，電鍍方式可藉由公眾所習知的電鍍方法完成。此外，可使用和種子層120相同的材料進行電鍍。根據本發明之較佳實施例，可進行電路層150之電鍍，使得種子層120及電路層150的厚度總和成為5微米(μm)至50微米。然而，電路層150的此一厚度僅是一例，本發明並不受限於此。
請參照第5圖，可除去形成於種子層120上的光阻層160(示於第4圖)。
請參照第6圖，一阻蝕層(etching resist)170可形成於電路層150上。在這裡，可形成阻蝕層170，而使得在絕緣層140中形成一間隔空間的區域產生開口。
請參照第7圖，開口區域受到蝕刻處理以形成間隔空間於絕緣層140的內部部位中。埋入對應於開口區域之絕緣層140中的連接墊130係透過前述蝕刻處理而被蝕刻。因此，開口部300形成於絕緣層140，開口部300係為與後續固定之一半導體元件190(示於第9圖)間的間隔空間。在如前所述形成開口部300於絕緣層140後，除去形成於電路層150上的阻蝕層170(示於第6圖)。
請參照第8圖，蝕刻種子層120在除去形成於電路層150上的阻蝕層170(示於第6圖)後所暴露出的部份。
請參照第9圖，即將接合半導體元件190之一接合墊180(bonding pad)，係形成於電路層150上及開口部300之內壁上。接合墊180可藉由鍍金(gold plating)形成。在半導體元件190接合至以前述方式形成之接合墊180時，半導體元件190可被固定於半導體封裝基板上。
藉由根據本發明一較佳實施例之製造半導體封裝基板的方法，係調整連接墊及電路層的厚度，從而使得充足的間隔空間可形成於基板及半導體元件之間，而不需增加基板的厚度。
第10圖至第18圖為繪示根據本發明之另一較佳實施例之製造半導體封裝基板的方法的流程的示意圖。
請參照第10圖，係提供一第一載體基板110、一第一種子層120、一連接墊130、一絕緣層140、一第二載體基板111及一第二種子層121。連接墊130係形成於形成在第一載體基板110上的第一種子層120上。此外，第二種子層121係形成於第二載體基板111上。
請參照第11圖，絕緣層140係堆疊於具有連接墊130形成於其上的第一載體基板110(示於第10圖)上，具有第二種子層121形成於其上的第二載體基板111(示於第10圖)係堆疊於絕緣層140上。當絕緣層140及第二載體基板111如前述方式堆疊，並接著施加壓力於其上時，連接墊130可埋入於絕緣層140的內部部位，並且絕緣層140可接合至第二種子層121。之後，除去第一載體基板110(示於第10圖)及第二載體基板111(示於第10圖)。
請參照第12圖，形成一貫通孔(via hole)191，此貫通孔191穿透第一種子層120、第二種子層121及絕緣層140。貫通孔191可藉由雷射加工或是刳刨加工(router processing)形成。
請參照第13圖，用以形成上方電路層150及下方電路層151的第一光阻層160及第二光阻層161係形成於第一種子層120及第二種子層121上。此處，第一光阻層160及第二光阻層161可藉由進行曝光及顯影而形成。在如前所述形成第一光阻層160後，可進行電鍍以形成一上方電路層150。此外，形成第二光阻層161後，可進行電鍍以形成一下方電路層151。在這個例子中，貫通孔191(示於第12圖)的內部部位亦可藉由電鍍而填滿。此處，電鍍時第一種子層120及第二種子層121可使用相同材料。
請參照第14圖，係除去第一光阻層160(示於第13圖)及第二光阻層161(示於第13圖)。
請參照第15圖，在除去第一光阻層160及第二光阻層161後，可形成第一阻蝕層170及第二阻蝕層171。此處，可形成第一阻蝕層170，而使得在絕緣層140中將形成一間隔空間的區域產生開口。在第一阻蝕層170形成為具有前述結構之後，可對開口區域施以蝕刻處理。在這個情況下，藉由第一阻蝕層170，位於開口區域的絕緣層140可被蝕刻。此外，位於蝕刻後絕緣層140下方部位的連接墊130也可被蝕刻。開口部300係透過前述蝕刻處理形成於絕緣層140，開口部300為與後續固定之半導體元件190(示於第18圖)間的間隔空間。
請參照第16圖，在形成開口部300於絕緣層140後，係除去第一阻蝕層170(示於第15圖)及第二阻蝕層171(示於第15圖)。
請參照第17圖，蝕刻藉由除去第一阻蝕層170(示於第15圖)及第二阻蝕層171(示於第15圖)而暴露出的第一種子層120及第二種子層121，如此形成一上方電路層150及一下方電路層151。
請參照第18圖，即將接合半導體元件190之一接合墊180，係形成於上方電路層150及開口部300之內壁上。接合墊180可藉由鍍金形成。在半導體元件190接合至以前述方式形成之接合墊180後，係塗覆(apply)一阻銲層(solder resist)192於其上，從而使得半導體元件190可固定於半導體封裝基板上。
第19圖至第25圖為繪示根據本發明之又一較佳實施例之製造半導體封裝基板的方法的流程的示意圖。
請參照第19圖，係提供一基底絕緣層(base insulating layer)210。此處，雙芯(dual core)的基底絕緣層210可具有各自形成於基底絕緣層210的兩側表面的增層(build up layer)。此雙芯的基底絕緣層210可具有一第一載體基板214形成於基底絕緣層210的一側表面及一第二載體基板211形成於基底絕緣層210的另一側表面，並且第一載體基板214具有一第一種子層215及一第一連接墊216形成於其上，第二載體基板211具有一第二種子層212及一第二連接墊213。
請參照第20圖，一第一絕緣層231堆疊於第一種子層215及第一連接墊216上，且一第二絕緣層221堆疊於第二種子層212及第二連接墊213上。在堆疊第一絕緣層231及第二絕緣層221後，係如前所述施加壓力於其上，藉此，第一連接墊216可埋入於第一絕緣層231的內部部位中，第二連接墊213可埋入於第二絕緣層221的內部部位中。之後，一第三種子層232係形成於第一絕緣層231上，第三種子層232係圖案化以包括一第一穿透孔(through hole)237。此外，一第四種子層222係形成於第二絕緣層221上，第四種子層222係圖案化以由第二穿透孔227貫穿。
儘管未繪示於第20圖中，內部電路層可形成於第三種子層232及第四種子層222上。在另一種情形下，第三種子層232及第四種子層222亦可被圖案化以作為電路層。
請參照第21圖，一第三絕緣層233係形成於第三種子層232上，且一第四絕緣層223係堆疊於第四種子層222上。此處，在各自堆疊第三絕緣層233及第四絕緣層223之後，係施加壓力於其上，藉此，第三絕緣層233藉由第一穿透孔237(示於第20圖)接合第一絕緣層231，且第四絕緣層223藉由第二穿透孔227(示於第20圖)接合第二絕緣層221。在如前所述堆疊第三絕緣層233和第四絕緣層223之後，一第五種子層234係形成於第三絕緣層233上，一第六種子層224係形成於第四絕緣層223上。此處，形成於第一載體基板214上之第一種子層215、第一絕緣層231、第三種子層232、第三絕緣層233及第五種子層234合稱為第一增層。此外，形成於第二載體基板211上之第二種子層212、第二絕緣層221、第四種子層222、第四絕緣層223及第六種子層224合稱為第二增層。
請參照第22圖，第一載體基板214(示於第21圖)及第二載體基板211(示於第21圖)係各自由基底絕緣層210(示於第21圖)分離。此外，在第一載體基板214(示於第21圖)及第二載體基板211(示於第21圖)各自由基底絕緣層210(示於第21圖)分離後，除去第一載體基板214(示於第21圖)及第二載體基板211(示於第21圖)。
之後，係形成穿透第一增層200的一第一貫通孔193。儘管未繪示於第22圖中，一第二貫通孔亦形成於第二增層。
請參考第23圖，一上方電路層236及一下方電路層235合稱為第一電路層，可藉由電鍍形成於第一種子層215及第五種子層234上。即是，上方電路層236可藉由電鍍形成於第一種子層215上。此外，下方電路層235可藉由電鍍形成於第五種子層234上。此處，第一貫通孔193的內部部位也可藉由電鍍而填滿。之後，蝕刻埋入於第一絕緣層231中的第一連接墊216，從而形成一開口部300。
請參照第24圖，除去在電鍍後暴露出的第一種子層215及第五種子層234，從而形成上方電路層236及下方電路層235。
請參照第25圖，即將接合半導體元件250之一接合墊240，係形成於上方電路層236上及開口部300之內壁上。接合墊240可藉由鍍金形成。在半導體元件250接合至以前述方式形成之接合墊240後，係塗覆一阻銲層270於其上，從而使得半導體元件250可固定於半導體封裝基板上。
第26圖為繪示根據本發明一較佳實施例之半導體封裝基板的示意圖。
請參照第26圖，根據本發明之較佳實施例的半導體封裝基板400可包括一絕緣層440、一連接墊430、一種子層420、一電路層450及一接合墊480。
絕緣層440可由通常作為絕緣材料的複合聚合樹脂製成。絕緣層440可由例如預浸材料或環氧基樹脂製成，環氧基樹脂例如為FR-4、雙亞醯胺(BT)、ABF或是其他類似材料。
連接墊430可埋入於絕緣層440中，並具有一第一開口部401。此處，第一開口部401的深度可隨連接墊430的厚度而改變。舉例來說，第一開口部401的深度可等於或是小於連接墊430的厚度。然而，第一開口部401的深度並不侷限於此，本發明所屬技術領域中具有通常知識者當可依需求加以變化。
種子層420可形成於絕緣層440及連接墊430上。在這裡，種子層420可被圖案化，使得第一開口部401被暴露出來。
電路層450可形成於絕緣層440及連接墊430上方。即是，電路層450可形成在種子層420上，種子層420形成於絕緣層440及連接墊430上。此外，電路層450可具有一第二開口部402，此第二開口部402形成在位於第一開口部401之上處。
接合墊480可形成於電路層450，及第一開口部401、第二開口部402的內壁上。接合墊480可藉由鍍金而形成。一半導體元件490可固定於以前述方式形成之接合墊480。
儘管未繪示於第26圖中，在固定半導體元件490後，可塗覆一阻銲層於絕緣層440及電路層450之上方部位。
第27圖為繪示根據本發明另一較佳實施例之半導體封裝基板的示意圖。
請參照第27圖，根據本發明另一較佳實施例之半導體封裝基板500可包括一絕緣層540、一連接墊530、一第一種子層520、一上方電路層550、一接合墊580、一第二種子層521、一下方電路層551、一通孔(via)552及一阻銲層592。
絕緣層540可由通常作為絕緣材料的複合聚合樹脂組成。絕緣層540可由例如預浸材料或環氧基樹脂製成，環氧基樹脂例如為FR-4、雙亞醯胺(BT)、ABF或是其他類似材料。
連接墊530可埋入於絕緣層540中，且具有一第一開口部501。此處，第一開口部501的深度可隨連接墊530的厚度而改變。舉例來說，第一開口部501的深度可等於或是小於連接墊530的厚度。然而，第一開口部501的深度並不侷限於此，本發明所屬技術領域中具有通常知識者當可依需求加以變化。
第一種子層520可形成於絕緣層540及連接墊530上。這個例子裡，第一種子層520可被圖案化而暴露出第一開口部501。
上方電路層550可形成於絕緣層540及連接墊530上方。即是，上方電路層550可形成於第一種子層520上，第一種子層520形成於絕緣層540及連接墊530上。此外，上方電路層550可具有一第二開口部502，第二開口部502形成在位於第一開口部501之上處。
接合墊580可形成於上方電路層550，及第一開口部501、第二開口部502的內壁上。接合墊580可藉由鍍金而形成。一半導體元件590可固定於以前述方式形成之接合墊580。
第二種子層521可形成於絕緣層540之下。第二種子層521可依預先決定的形式被圖案化。
下方電路層551可形成於絕緣層540下方。即是，下方電路層551可形成於第二種子層521之下，第二種子層521形成於絕緣層540之下。
根據本發明之較佳實施例，上方電路層550及下方電路層551可藉由通孔552連接彼此。即是，上方電路層550及下方電路層551可藉由穿透絕緣層540而形成的通孔552彼此電性連接。
阻銲層592可形成於絕緣層540的上方及下方。
第28圖為繪示根據本發明又一較佳實施例之半導體封裝基板的示意圖。
請參照第28圖，根據本發明又一較佳實施例之半導體封裝基板600可包括一上方絕緣層631、一下方絕緣層633、一種子層632、一上方電路層636、一下方電路層635、一連接墊616、一接合墊640、一通孔637及一阻銲層670。
下方絕緣層633可由通常作為絕緣材料的複合聚合樹脂製成。下方絕緣層633可由例如預浸材料或環氧基樹脂製成，環氧基樹脂例如為FR-4、雙亞醯胺(BT)、ABF或是其他類似材料。
種子層632可形成於下方絕緣層633上。種子層632可藉由於下方絕緣層633上圖案化而形成。儘管未繪示於第28圖中，一內部電路層可形成於種子層632上。另一種情形則是種子層632亦可被圖案化以作為一電路層。
上方絕緣層631可形成於種子層632上。上方絕緣層631可由通常作為絕緣材料的複合聚合樹脂製成。上方絕緣層631可由例如預浸材料或環氧基樹脂製成，環氧基樹脂例如為FR-4、雙亞醯胺(BT)、ABF或是其他類似材料。根據本發明之較佳實施例，上方絕緣層631可以以掩埋(bury)種子層632的形式形成。舉例來說，在內部電路層(未示於此)形成於種子層632上的情況下，上方絕緣層631可以以掩埋種子層632及內部電路層(未示於此)兩者的方式形成。
連接墊616可埋入於上方絕緣層631中，並具有一第一開口部601。第一開口部601的深度可隨連接墊616的厚度而改變。舉例來說，第一開口部601的深度可等於或是小於連接墊616的厚度。
上方電路層636可形成於上方絕緣層631及連接墊616上方。上方電路層636可具有一第二開口部602，第二開口部602形成在位於第一開口部601之上處。此處，對於本發明所屬技術領域中具有通常知識者來說，可以清楚了解上方電路層636係形成於上方種子層615上，上方種子層615形成於上方絕緣層631及連接墊616上。
接合墊640可形成於上方電路層636，及第一開口部601、第二開口部602的內壁上。接合墊640可藉由鍍金而形成。一半導體元件650可固定於以前述方式形成之接合墊640。
下方電路層635可形成於下方絕緣層633下方。對於本發明所屬技術領域中具有通常知識者來說，可以清楚了解下方電路層635係形成於下方種子層634之下，下方種子層634形成於下方絕緣層633之下。
通孔637可形成以穿透上方絕緣層631及下方絕緣層633。上方電路層636及下方電路層635可藉由前述穿透上方絕緣層631及下方絕緣層633的通孔637，彼此電性連接。
阻銲層670可形成於上方絕緣層631及下方絕緣層633上。儘管第28圖顯示阻銲層670係形成以掩埋形成於上方絕緣層631上方的上方電路層636及形成於下方絕緣層633下方的下方電路層635，本發明並非侷限於此。即是，本發明所屬技術領域中具有通常知識者，可以輕易改變阻銲層670形成的範圍。
此處，儘管以第一增層200為例來闡述，第二增層亦可具有藉由相同製程固定的半導體元件。
藉由根據本發明之半導體封裝基板及製造半導體封裝基板的方法，係使用連接墊而蝕刻絕緣層的內部部位，從而可形成穩定的間隔空間於半導體元件及絕緣層之間。
藉由根據本發明之半導體封裝基板及製造半導體封裝基板的方法，係使用連接墊及電路層的厚度確保半導體元件及絕緣層之間的間隔空間，從而在半導體元件及絕緣層之間形成充足的間隔空間，而不需增加半導體封裝件的厚度。
綜上所述，儘管本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110、111‧‧‧載體基板
120、121、420、520、521、632‧‧‧種子層
130、430、530、616‧‧‧連接墊
140、440、540‧‧‧絕緣層
150、151、450、550、551‧‧‧電路層
160、161‧‧‧光阻層
170、171‧‧‧阻蝕層
180、240、480、580、640‧‧‧接合墊
190、250、490、590、650‧‧‧半導體元件
191‧‧‧貫通孔
192、270、592、670‧‧‧阻銲層
193‧‧‧第一貫通孔
200‧‧‧第一增層
210‧‧‧基底絕緣層
211‧‧‧第二載體基板
212‧‧‧第二種子層
213‧‧‧第二連接墊
214‧‧‧第一載體基板
215‧‧‧第一種子層
216‧‧‧第一連接墊
221‧‧‧第二絕緣層
222‧‧‧第四種子層
223‧‧‧第四絕緣層
224‧‧‧第六種子層
227‧‧‧第二穿透孔
231‧‧‧第一絕緣層
232‧‧‧第三種子層
233‧‧‧第三絕緣層
234‧‧‧第五種子層
235、635‧‧‧下方電路層
236、636‧‧‧上方電路層
237‧‧‧第一穿透孔
300‧‧‧開口部
400、500、600‧‧‧半導體封裝基板
401、501、601‧‧‧第一開口部
402、502、602‧‧‧第二開口部
552、637‧‧‧通孔
615‧‧‧上方種子層
631‧‧‧上方絕緣層
633‧‧‧下方絕緣層
634‧‧‧下方種子層
第1圖至第9圖為繪示根據本發明一較佳實施例之製造半導體封裝基板的方法的流程的示意圖。
第10圖至第18圖為繪示根據本發明另一較佳實施例之製造半導體封裝基板的方法的流程的示意圖。
第19圖至第25圖為繪示根據本發明又一較佳實施例之製造半導體封裝基板的方法的流程的示意圖。
第26圖為繪示根據本發明一較佳實施例之半導體封裝基板的示意圖。
第27圖為繪示根據本發明另一較佳實施例之半導體封裝基板的示意圖。
第28圖為繪示根據本發明又一較佳實施例之半導體封裝基板的示意圖。
120‧‧‧種子層
130‧‧‧連接墊
140‧‧‧絕緣層
150‧‧‧電路層
180‧‧‧接合墊
190‧‧‧半導體元件
300‧‧‧開口部

权利要求:
Claims (24)
[1] 一種製造一半導體封裝基板的方法，該方法包括：預備一載體基板，該載體基板具有一連接墊形成於其上；形成一絕緣層於該連接墊上；除去該載體基板；形成一電路層於該絕緣層及該連接墊上方；以及藉由蝕刻一部份該連接墊形成一開口部於該絕緣層。
[2] 如申請專利範圍第1項所述之方法，其中在形成該絕緣層之步驟，該連接墊係埋入於該絕緣層中。
[3] 如申請專利範圍第1項所述之方法，更包括在除去該載體基板後，形成一貫通孔穿透該絕緣層。
[4] 如申請專利範圍第3項所述之方法，其中在形成該電路層之步驟，係電鍍該貫通孔之一內部部位。
[5] 如申請專利範圍第1項所述之方法，其中形成該開口部之步驟包含：塗覆一阻蝕層於該電路層上，使得在一部份該連接墊之一上方部位具有開口；蝕刻該連接墊；以及除去該阻蝕層。
[6] 如申請專利範圍第1項所述之方法，更包括在形成該開口部後，形成一接合墊於該電路層上及該開口部之內壁上；以及固定一半導體元件於該接合墊上。
[7] 一種製造一半導體封裝基板的方法，該方法包括：預備一基底絕緣層；形成一第一增層及一第二增層，該第一增層形成於該基底絕緣層之一側，該第二增層形成於該基底絕緣層之另一側，該第一增層係藉由堆疊一第一載體基板、一第一種子層、一第一連接墊、掩埋該第一連接墊之一第一絕緣層、一第三種子層、一第三絕緣層及一第五種子層於該基底絕緣層之該側形成，該第二增層係藉由堆疊一第二載體基板、一第二種子層、一第二連接墊、掩埋該第二連接墊之一第二絕緣層、一第四種子層、一第四絕緣層及一第六種子層於該基底絕緣層之該另一側形成；從該基底絕緣層分離該第一載體基板及該第二載體基板；從該第一增層除去該第一載體基板，並從該第二增層除去該第二載體基板；形成一第一電路層在該第一增層上除去該第一載體基板處，並形成一第二電路層在該第二增層上除去該第二載體基板處；以及藉由蝕刻一部份之該第一連接墊，形成一第一開口部於一部份之該第一絕緣層上，並藉由蝕刻一部份之該第二連接墊，形成一第二開口部於一部份之該第二絕緣層上。
[8] 如申請專利範圍第7項所述之方法，其中在形成該第一絕緣層及該第二絕緣層之步驟，該第一連接墊係埋入於該第一絕緣層中。
[9] 如申請專利範圍第7項所述之方法，其中在形成該第一絕緣層及該第二絕緣層之步驟，該第二連接墊係埋入於該第二絕緣層中。
[10] 如申請專利範圍第7項所述之方法，更包在從該基底絕緣層分離該第一載體基板及該第二載體基板後，形成一第一貫通孔穿透該第一增層。
[11] 如申請專利範圍第10項所述之方法，其中在形成該第一電路層之步驟，係電鍍該第一貫通孔之一內部部位。
[12] 如申請專利範圍第7項所述之方法，其中在形成該第一電路層之步驟，該第一電路層包含一上方電路層及一下方電路層，該上方電路層形成於該第一種子層之上，該下方電路層形成於該第五種子層之上。
[13] 如申請專利範圍第7項所述之方法，更包括在從該基底絕緣層分離該第一載體基板及該第二載體基板後，形成一第二貫通孔穿透該第二增層。
[14] 如申請專利範圍第13項所述之方法，其中在形成該第二電路層之步驟，係電鍍該第二貫通孔之一內部部位。
[15] 如申請專利範圍第7項所述之方法，其中在形成該第二電路層之步驟，該第二電路層包含一上方電路層及一下方電路層，該上方電路層形成於該第二種子層之上，該下方電路層形成於該第六種子層之上。
[16] 如申請專利範圍第7項所述之方法，其中形成該第一開口部之步驟包括：塗覆一阻蝕層至該第一電路層之一上方部位，使得在一部份該第一連接墊之一上方部位具有開口；蝕刻該第一連接墊；以及除去該阻蝕層。
[17] 如申請專利範圍第7項所述之方法，其中形成該第二開口部之步驟包括：塗覆一阻蝕層至該第二電路層之一上方部位，使得在一部份該第二連接墊之一上方部位具有開口；蝕刻該第二連接墊；以及除去該阻蝕層。
[18] 一種半導體封裝基板，包括：一絕緣層；一連接墊，埋入於該絕緣層中，該連接墊具有一第一開口部；以及一上方電路層，形成於該絕緣層及該連接墊處上方，該上方電路層具有一第二開口部，該第二開口部形成於該第一開口部之上。
[19] 如申請專利範圍第18項所述之半導體封裝基板，更包括一下方電路層，該下方電路層形成於該絕緣層下方。
[20] 如申請專利範圍第19項所述之半導體封裝基板，更包括一通孔，該通孔係穿透該絕緣層，並且將該上方電路層與該下方電路層彼此電性連接。
[21] 如申請專利範圍第18項所述之半導體封裝基板，其中一半導體元件係固定於該上方電路層之一上方部位。
[22] 一種半導體封裝基板，包括：一下方絕緣層；一種子層，形成於該下方絕緣層上，該種子層係圖案化以包含一穿透孔；一上方絕緣層，形成於該種子層，並掩埋該種子層；一連接墊，埋入於該上方絕緣層中，該連接墊具有一第一開口部；一上方電路層，形成於該上方絕緣層及該連接墊上方，該上方電路層具有一第二開口部，該第二開口部形成於該第一開口部之上；以及一下方電路層，形成於該下方絕緣層下方。
[23] 如申請專利範圍第22項所述之半導體封裝基板，更包括一通孔，該通孔係穿透該上方絕緣層、該下方絕緣層及該種子層，並且將該上方電路層與該下方電路層彼此電性連接。
[24] 如申請專利範圍第22項所述之半導體封裝基板，其中一半導體元件係固定於該上方電路層之一上方部位。

类似技术:

公开号 | 公开日 | 专利标题

TWI326913B|2010-07-01|Electronic parts packaging structure and method of manufacturing the same

JP4716819B2|2011-07-06|インターポーザの製造方法

TWI331389B|2010-10-01|Electronic parts packaging structure and method of manufacturing the same

US9455219B2|2016-09-27|Wiring substrate and method of manufacturing the same

US9999141B2|2018-06-12|Printed circuit board and method for manufacturing the same

US9622347B2|2017-04-11|Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device

CN107146781B|2019-08-30|一种用于bot封装的双面有芯板结构及其制造方法

JP6907442B2|2021-07-21|プリント回路基板及びプリント回路基板の製造方法

TWI530238B|2016-04-11|晶片封裝基板及其製作方法

US9997474B2|2018-06-12|Wiring board and semiconductor device

US8042724B2|2011-10-25|Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate

JP2006041029A|2006-02-09|配線基板及びその製造方法ならびに電子装置

KR100757910B1|2007-09-11|매립패턴기판 및 그 제조방법

US20070143992A1|2007-06-28|Method for manufacturing wiring board

US9793250B2|2017-10-17|Package board, method for manufacturing the same and package on package having the same

JP6816964B2|2021-01-20|配線基板、半導体装置及び配線基板の製造方法

CN107104091A|2017-08-29|一种半埋入线路基板结构及其制造方法

TWI511213B|2015-12-01|半導體封裝基板及製造半導體封裝基板的方法

US20150083480A1|2015-03-26|Interposer board and method of manufacturing the same

US20150195902A1|2015-07-09|Printed circuit board and method of manufacturing the same

JP2013046054A|2013-03-04|半導体パッケージ基板及び半導体パッケージ基板の製造方法

KR101158213B1|2012-06-19|전자부품 내장형 인쇄회로기판 및 이의 제조 방법

US11227775B2|2022-01-18|Method of fabricating carrier for wafer level package by using lead frame

TWI505759B|2015-10-21|印刷電路板及其製造方法

US11160169B2|2021-10-26|Component carrier with component embedded in cavity and with double dielectric layer on front side

同族专利:

公开号 | 公开日

KR20130023042A|2013-03-07|

KR101609261B1|2016-04-05|

TWI511213B|2015-12-01|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

US6963142B2|2001-10-26|2005-11-08|Micron Technology, Inc.|Flip chip integrated package mount support|

KR100516762B1|2003-06-11|2005-09-22|삼성전기주식회사|솔더 도금법을 이용한 ｃ2ｂｇａ 인쇄회로기판의 제조방법|

US20070224729A1|2006-03-21|2007-09-27|Martin Reiss|Method for manufacturing a flip-chip package, substrate for manufacturing and flip-chip assembly|

KR100876899B1|2007-10-10|2009-01-07|주식회사 하이닉스반도체|반도체 패키지|

US8141786B2|2008-01-18|2012-03-27|Texas Instruments Incorporated|Thin smart card module having strap on carrier|

JP4546581B2|2010-05-12|2010-09-15|新光電気工業株式会社|配線基板の製造方法|

法律状态:
2018-09-01| MM4A| Annulment or lapse of patent due to non-payment of fees|

优先权:

申请号 | 申请日 | 专利标题

KR20110084173||2011-08-23||

KR1020120026668A|KR101609261B1|2011-08-23|2012-03-15|반도체 패키지 기판 및 반도체 패키지 기판 제조 방법|

[返回顶部]